Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/002801

International filing date: 22 February 2005 (22.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-051486

Filing date: 26 February 2004 (26.02.2004)

Date of receipt at the International Bureau: 21 April 2005 (21.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

25.02.2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 2月26日

出 願 番 号 Application Number:

特願2004-051486

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is


JP2004-051486

出 願 人

株式会社ルネサステクノロジ

Applicant(s):

特許庁長官 Commissioner, Japan Patent Office 2005年 4月 7日





特許願 【書類名】 R00241JP01 【整理番号】

平成16年 2月26日 【提出日】 特許庁長官殿 【あて先】 H01L 21/60 【国際特許分類】

【発明者】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ 【住所又は居所】

ロジ内 神崎 照明 【氏名】

【発明者】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ 【住所又は居所】

ロジ内

出口 善宣 【氏名】

【発明者】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノ 【住所又は居所】

ロジ内

三木 一伸 【氏名】

【特許出願人】

503121103 【識別番号】

株式会社ルネサステクノロジ 【氏名又は名称】

【代理人】

100089233 【識別番号】

【弁理士】

吉田 茂明 【氏名又は名称】

【選任した代理人】

100088672 【識別番号】

【弁理士】

吉竹 英俊 【氏名又は名称】

【選任した代理人】

100088845 【識別番号】

【弁理士】

有田 貴弘 【氏名又は名称】

【手数料の表示】

012852 【予納台帳番号】 21,000円 【納付金額】

【提出物件の目録】

特許請求の範囲 1 【物件名】

明細書 1 【物件名】 図面 1 【物件名】 要約書 1 【物件名】

【書類名】特許請求の範囲

【請求項1】

最上層配線層を用いて形成された第1メタルと、

前記第1メタルの下に配置され当該第1メタルと接続する複数のライン状の第2メタル とを有するボンディングパッドを複数個備える半導体装置であって、

前記複数のボンディングパッドは、

前記ライン状の第2メタルの長手方向に並べて配設されている

ことを特徴とする半導体装置。

【請求項2】

請求項1記載の半導体装置であって、

前記複数の第2メタルの底部における幅Wおよび間隔Dが、

W≦D≦2×Wの関係を満たす

ことを特徴とする半導体装置。

【請求項3】

請求項1または請求項2記載の半導体装置であって、

前記第1メタルの下の絶縁膜に埋め込まれており、当該絶縁膜内でその上部が互いに接 続している

ことを特徴とする半導体装置。

【請求項4】

請求項1から請求項3のいずれかに記載の半導体装置であって、

前記最上層配線層の1層下の第1下層配線層をさらに有し、

前記第2メタルの下に配置され当該第2メタルと接続し、前記第1下層配線層を用いて 形成された第3メタルをさらに備える

ことを特徴とする半導体装置。

【請求項5】

請求項1から請求項3のいずれかに記載の半導体装置であって、

前記最上層配線層の1層下の第1下層配線層をさらに有し、

前記第2メタルの下に配置され、前記第1下層配線層表面のバリアメタルを用いて形成 されたエッチングストッパをさらに備える

ことを特徴とする半導体装置。

【請求項6】

請求項1から請求項5のいずれかに記載の半導体装置であって、

前記ボンディングパッドよりも下層の第2下層配線層と、

前記ボンディングパッドの下方の領域における前記第2下層配線層による配線上に配置 され、当該配線に接続する複数の所定形状の第4メタルとをさらに備える

ことを特徴とする半導体装置。

【請求項7】

請求項6記載の半導体装置であって、

前記ボンディングパッドの下方の領域において、前記第2下層配線層による前記配線が 、複数のライン状に分割されている

ことを特徴とする半導体装置。

【請求項8】

請求項1から請求項5のいずれかに記載の半導体装置であって、

前記ボンディングパッドよりも下層の第2下層配線層をさらに備え、

前記ボンディングパッドの下方の領域において、前記第2下層配線層による配線が、複 数のライン状に分割されている

ことを特徴とする半導体装置。

【請求項9】

最上層配線層を用いて形成された第1メタルと、

前記第1メタルの下に配置され当該第1メタルと接続する複数のライン状の第2メタル とを有するボンディングパッドを備える半導体装置であって、

前記第1メタルの下の絶縁膜に埋め込まれており、当該絶縁膜内でその上部が互いに接 続している

ことを特徴とする半導体装置。

【請求項10】

請求項9記載の半導体装置であって、

前記複数の第2メタルの底部における幅Wおよび間隔Dが、

W≦D≦2×Wの関係を満たす

ことを特徴とする半導体装置。

【請求項11】

請求項9または請求項10記載の半導体装置であって、

前記最上層配線層の1層下の第1下層配線層をさらに有し、

前記第2メタルの下に配置され当該第2メタルと接続し、前記第1下層配線層を用いて 前記ボンディングパッドは、 形成された第3メタルをさらに備える

ことを特徴とする半導体装置。

【請求項12】

請求項9または請求項10記載の半導体装置であって、

前記最上層配線層の1層下の第1下層配線層をさらに有し、

前記第2メタルの下に配置され、前記第1下層配線層表面のバリアメタルを用いて形成 されたエッチングストッパをさらに備える

ことを特徴とする半導体装置。

【請求項13】

請求項9から請求項12のいずれかに記載の半導体装置であって、

前記ボンディングパッドよりも下層の第2下層配線層と、

前記ボンディングパッドの下方の領域における前記第2下層配線層による配線上に配置 され、当該配線に接続する複数の所定形状の第4メタルとをさらに備える

ことを特徴とする半導体装置。

【請求項14】

前記ボンディングパッドの下方の領域における前記第2下層配線層による前記配線が、

複数のライン状に分割されている

ことを特徴とする半導体装置。

請求項9から請求項12のいずれかに記載の半導体装置であって、 【請求項15】

前記ボンディングパッドよりも下層の第2下層配線層をさらに備え、

前記ボンディングパッドの下方の領域において、前記第2下層配線層による配線が、複 数のライン状に分割されている

ことを特徴とする半導体装置。

【請求項16】

最上層配線層を用いて形成された第1メタルと、

前記第1メタルの下に配置され当該第1メタルと接続する複数のライン状の第2メタル

とを有するボンディングパッドを備える半導体装置であって、

当該半導体装置は、前記最上層配線層の1層下の第1下層配線層を有し、 前記ボンディングパッドは、

前記第2メタルの下に配置され、前記第1下層配線層表面のバリアメタルを用いて形成 されたエッチングストッパを備える

ことを特徴とする半導体装置。

【請求項17】

請求項16記載の半導体装置であって、

前記複数の第2メタルの底部における幅Wおよび間隔Dが、

W≦D≦2×Wの関係を満たす

ことを特徴とする半導体装置。

【請求項18】

請求項16または請求項17記載の半導体装置であって、

前記ボンディングパッドよりも下層の第2下層配線層と、

前記ボンディングパッドの下方の領域における前記第2下層配線層による配線上に配置 され、当該配線に接続する複数の所定形状の第4メタルとをさらに備える

ことを特徴とする半導体装置。

【請求項19】

請求項18記載の半導体装置であって、

前記ボンディングパッドの下方の領域において、前記第2下層配線層による前記配線が 、複数のライン状に分割されている

ことを特徴とする半導体装置。

【請求項20】

請求項16または請求項17記載の半導体装置であって、

前記ボンディングパッドよりも下層の第2下層配線層をさらに備え、

前記ボンディングパッドの下方の領域において、前記第2下層配線層による配線が、複 数のライン状に分割されている

ことを特徴とする半導体装置。

【請求項21】

ボンディングパッドと、

前記ボンディングパッドの下方を通る配線とを備える半導体装置であって、

前記ボンディングパッドの下方の領域における前記配線上に、複数の所定形状の第4メ タルを備える

ことを特徴とする半導体装置。

【請求項22】

請求項21記載の半導体装置であって、

前記ボンディングパッドの下方の領域において、前記配線が複数のライン状に分割され ている

ことを特徴とする半導体装置。

【書類名】明細書

【発明の名称】半導体装置

【技術分野】

[0001]

本発明は、ボンディングパッドを有する半導体装置の構造に関し、特に、プロービングやワイヤボンディングの際にボンディングパッドにかかる応力(ストレス)に対する強度を向上させるための技術に関するものである。

【背景技術】

[0002]

半導体チップの電気的試験(以下、単に「テスト」ともいう)におけるプロービングや、半導体装置の組立時におけるワイヤボンディングの際には、半導体チップ上面に形成されたボンディングパッドに機械的な応力が加わる。ボンディングパッドに加わる応力は、当該パッド下の層間絶縁膜にクラックを発生させ、ワイヤボンディング時のパッドはがれを引き起こす原因となっている。

[0003]

そのため従来は、ボンディングパッドの下地にタングステンなどのメタル層を敷くことで、当該メタル層に応力を吸収させる手法がとられていた。通常、ボンディングパッドは最上の配線層(最上層配線層)を用いて形成され、下地のメタル層は上層配線層とその下の配線層(下層配線層)とを接続するためのビア(Via)を用いて形成される。即ち、下地メタル層の形成は、上層配線層と下層配線層とを接続するための本来のビアの形成と同じ工程で行われる。

[0004]

下地メタル層の大きさは、ボンディングパッドの大きさと同じ程度にする必要があり、本来のビアに比較して極めて大口径になる。そのため、従来の半導体装置の製造工程では、大口径のビア(下地メタル層)と小口径のビア(本来のビア)とが同時に形成されるようになっていた。しかしながら、大口径のビアホールと小口径のビアホールとでは、エッチング速度が異なるので、大口径のビアホールと小口径のビアホールの両方で適切なエッチング量を得ることが困難であり、加工精度が低下してしまう。また、ビアホール内にメタルを堆積させる際、大口径のビアホールは小口径のものに比べてメタルが完全に埋まるまで長時間を要するため充分にメタルの膜厚を確保できず、それに起因して大口径のビアの上面はディッシングしやすい。つまり下地メタル層の上面の高さは不均一になるので、その上に形成するボンディングパッドの上面の高さを均一にすることが困難になってしまう。ボンディングパッドの上面の高さが不均一であると、確実なプロービングやワイヤボンディングが困難になり、半導体装置の信頼性が低下してしまう。

[0005]

一方、ボンディングパッドの下地メタル層を、大口径のビアでなく、複数のライン状(長尺状)にして形成する技術が知られている(例えば特許文献1-3)。下地メタル層を 複数のライン状にすると、上の問題は解決される。

[0006]

【特許文献1】特開2002-110731号公報

【特許文献2】特開平10-199925号公報

【特許文献3】特開平6-196525号公報

【発明の開示】

【発明が解決しようとする課題】

[0007]

しかし、ボンディングパッドの下地メタル層を複数のライン状にして形成した場合、下地メタル層として大口径のビアを設けた場合と比較して、特定の方向からの応力に対して大きく強度が落ちることが懸念される。例えば特許文献1においては、下地メタル層の長手方向(ライン方向)と、プロービングの際のプローブの進入方向とが平面視で垂直になった場合(即ち、応力の印加方向が下地メタル層のラインに垂直である場合)に、ライン

の側壁と層間膜との間よりクラックが生じやすいことが示されている。

ボンディングパッドにかかる外部からの応力により、その下の絶縁膜にクラックが生じ てそれが配線にまで達すると、当該配線のメタルマイグレーション耐性が劣化してしまう 。また、配線がボンディングパッドの下方を通るように配設されている構造は、比較的強 度が弱く、クラックが発生し易くなる傾向にある。従って、クラックの発生を防止するに は、ボンディングパッドの下方に不用意に配線を通さないことが望ましい。しかし、半導 体装置を高集積化するためには、ボンディングパッドの下の領域をも有効利用する必要が あり、ボンディングパッドの下方にも配線を配設することが余儀なくされている。

本発明は以上のような課題を解決するためになされたものであり、ボンディングパッド で発生する応力に対する強度を向上させることが可能な半導体装置を提供することを目的 とする。

【課題を解決するための手段】

本発明の第1の局面に係る半導体装置は、最上層配線層を用いて形成された第1メタル と、前記第1メタルの下に配置され当該第1メタルと接続する複数のライン状の第2メタ ルとを有するボンディングパッドを複数個備える半導体装置であって、前記複数のボンデ ィングパッドが、前記ライン状の第2メタルの長手方向に並べて配設されているものであ

本発明の第2の局面に係る半導体装置は、最上層配線層を用いて形成された第1メタル と、前記第1メタルの下に配置され当該第1メタルと接続する複数のライン状の第2メタ ルとを有するボンディングパッドを備える半導体装置であって、前記複数の第2メタルが 、前記第1メタルの下の絶縁膜に埋め込まれており、当該絶縁膜内でその上部が互いに接 続しているものである。

本発明の第3の局面に係る半導体装置は、最上層配線層を用いて形成された第1メタル と、前記第1メタルの下に配置され当該第1メタルと接続する複数のライン状の第2メタ ルとを有するボンディングパッドを備える半導体装置であって、当該半導体装置は、前記 最上層配線層の1層下の第1下層配線層を有し、前記ボンディングパッドが、前記第2メ タルの下に配置され、前記第1下層配線層表面のバリアメタルを用いて形成されたエッチ ングストッパを備えるものである。

本発明の第4の局面に係る半導体装置は、ボンディングパッドと、前記ボンディングパ ッドの下方を通る配線とを備える半導体装置であって、前記ボンディングパッドの下方の 領域における前記配線上に、複数の所定形状の第4メタルを備えるものである。

【発明の効果】

本発明の第1の局面によれば、複数のボンディングパッドがライン状の第2メタルの長 手方向に並べて配設されているので、チップの外側から進入してくるプローブやボンディ ングツール等を、その進入方向がボンディングパッドの第2メタルの長手方向に垂直にな るようにして当接させやすくなる。第2メタル12の幅と間隔を適切に調整することによ って、クラックの発生を抑制でき、信頼性の高い半導体装置を形成することが可能になる

本発明の第2の局面によれば、複数の第2メタルはその上部が互いに接続しているので 、ボンディングパッドの強度の方向依存性が小さくなる。

本発明の第3の局面によれば、ボンディングパッドが、第2メタルの下に、第1下層配

線層表面のバリアメタルを用いて形成されたエッチングストッパを備えるので、第2メタ ルによる強度向上の効果に加え、その形成工程の際に、第2メタルのためのビアホールの 深さ適切にすることを容易に行うことができる。

[0017]

本発明の第4の局面によれば、ボンディングパッドの下方の領域において、第2下層配 線層による配線上に、複数の第4メタルを備えるので、当該第4メタルでボンディングパ ッドで発生した応力を吸収でき、ボンディングパッドの下の層間絶縁膜にクラックが発生 することを抑制できる。従って、半導体装置の高集積化を図る目的でボンディングパッド の下方に配線を配設する場合にも、それによる強度の劣化を抑えることができる。

【発明を実施するための最良の形態】

$[0\ 0\ 1\ 8\]$

<実施の形態1>

図1~図3は、本発明の実施の形態1に係る半導体装置のボンディングパッドの構造を 示す図であり、図1はボンディングパッドの上面図、図2および図3はそれぞれ図1のA - A線およびB-B線に沿った当該ボンディングパッドの断面図である。

[0 0 1 9]

これらの図に示すように、ボンディングパッド1は、第1層間絶縁膜22の上の最上層 配線層を用いて形成された第1メタル11と、第1層間絶縁膜22内に埋め込まれた下地 メタル層としての第1メタル11を有している。第2メタル12は第1メタル11の下に 接続しており、互いに平行な複数のライン状のメタルにより構成されている。ボンディン グパッド1はさらに、第2メタル12の下に接続する第3メタル13を有している。

[0020]

第1メタル11は、最上層配線層による本来の配線の一部として形成される。最上層配 線層の上にはパッシベーション膜21が設けられるが、ボンディングパッド1の上方は開 口される。第3メタル13は、最上層配線層の1層下の第1下層配線層を用いて形成され、 ており、第2メタル12は、最上層配線層と第1下層配線層とを接続するためのビア(コ ンタクトプラグ)を用いて形成されている。

[0021]

また、当該半導体装置は、第1下層配線層よりも下層の第2下層配線層を有している。 そしてボンディングパッド1の下方に、第2層間絶縁膜23を介して、第2下層配線層を 用いて形成された本来の配線14が配設されている。配線14は、ボンディングパッド1 とは電気的に独立している。図2および図3には、説明の簡単のため第2下層配線は第1 下層配線の1層下の配線層として描いているが、さらに下層の配線層であってもよい。以 上の構造が、半導体基板26上にフィールド酸化膜25および第3層間絶縁膜24を介し て形成されている。なお、図1における参照符号「2」の要素は、ボンディングパッド1 に当接するプローブの先端を示している。

[0022]

第1メタル11、第3メタル13、配線14の材料は、一般的な配線材料であり、例え ばアルミニウム(A1)や銅(Cu)およびそれらの合金(例えばA1-Si-Cu、A 1-Cu等)などが挙げられる。第2メタル12もまた一般的なビア材料であり、例えば タングステン(W)や銅およびその合金などが挙げられる。また、パッシベーション膜2 1および第1~第3層間絶縁膜22,23,24の材料は、通常のシリコン酸化膜(Si O₂)が一般的であるが、その他にも、フッ素ドープシリコン酸化膜(FSG)やシリコ ン酸窒化膜(SiOC)などの低誘電率絶縁膜(low-k膜)などでもよい。

[0023]

上述したように、特許文献1には、ボンディングパッドの下地メタル層を複数のライン 状にした場合、ボンディングパッドへの応力の印加方向が下地メタル層の長手方向(ライ ン方向)に平面視で垂直になるケースで、クラックが生じやすくなるという問題が報告さ れている。

[0024]

本発明者は実験および応力シミュレーションにより、図1~図3の構造を有するボンデ イングパッド1において、ライン状の第2メタル12それぞれの幅および間隔を適切に設 定すれば、その問題が解決されることを見出した。それどころか、応力の印加方向が第2 メタル12の長手方向に対して垂直に近くなると、第1層間絶縁膜22および第2層間絶 縁膜23にクラックが生じにくくなり、下地メタル層として大口径のビアを設けた場合と 同等の強度を得ることができるということも分かった。

[0025]

具体的には、第2メタル12の幅Wおよび間隔Dが、

の関係を満たす場合に、上記の効果が得られた。ここで、図4は図2に示す領域Cの拡大 断面図である。ビアホールは上方向からのエッチングにより形成されるため、その上部が 底部よりも広く形成される傾向にある。そのため第2メタル12は、図4の如くそれぞれ が逆台形型に形成される。ビアホールの底部では比較的設計寸法に近い寸法で形成可能で あるので、本明細書においては第2メタル12の幅Wおよび間隔Dを、図4に示すように 第2メタル12の底部における寸法として定義している。

本実施の形態では、第2メタル12の幅Wおよび間隔Dが式(1)の関係を満たすよう にボンディングパッド1形成する。そして、当該ボンディングパッド1に印加される応力 の方向が第2メタル12の長手方向に対して平面視で垂直に近くなるようにする。それに よって、第1層間絶縁膜22および第2層間絶縁膜23におけるクラック発生を抑制する ことができる。

なお、実際に形成される第2メタル12の幅Wおよび間隔Dは、その設計寸法(第2メ タル12のパターニング時のマスク寸法)の幅Woおよび間隔Doと正確に等しくすること は困難であり、仕上がり寸法は設計寸法に対してある程度の誤差を有するのが通常である 。例えば、エッチングの特性により、ライン状の第2メタル12においては、その長さ方 向の中央部は両端部よりも若干幅が広く形成される傾向にあり、全体を均一幅で形成する ことは困難である。そのため実験では、部分的に式(1)の関係を厳密に満たさないケー スでも上記の効果が得られた可能性はあるが、少なくとも、第2メタル12の設計寸法の 幅Woおよび間隔Doが、

. . . (2) $W_0 \le D_0 \le 2 \times W_0$

の関係を満たす場合において、上記の効果が得られた。

ここで、半導体チップの電気的試験(テスト)に使用されるプローブ2について説明す る。プローブ2の形状としては、図5 (a) に示すようなボンディングパッド1の横方向 から進入するカンチレバータイプのもの(以下「カンチレバープローブ」と称する)や、 図5 (b) に示すように、ボンディングパッド1に対して垂直方向から進入するもの(以 下「垂直プローブ」と称する)などがよく知られている。カンチレバープローブは、ボン ディングパッド1に対して垂直方向Zに移動することによって第1メタル11に当接する が、それによりボンディングパッド1に印加される応力は、垂直方向(乙方向)の成分だ けでなく、プローブ2の形状および弾性に起因する進入方向(X方向)の成分をも有する 。従って、当該応力の方向Sは、図5(a)の如くボンディングパッド1の表面に対して 斜め方向になる。

本実施の形態では、ボンディングパッド1に印加される応力の方向が第2メタル12の 長手方向に対して垂直に近くなるようにするので、プローブ2がカンチレバータイプであ る場合には、プローブ2の進入方向(X方向)を図1に示すように第2メタル12の長手 方向に垂直に近くする必要がある。

なお、垂直プローブを第1メタル11に当接させる場合は、ボンディングパッド1に印 出証特2005-3030742 加される応力の方向Sは図5 (b) の如く、ボンディングパッド1の垂直方向Zのみであ る。

図6は、上記実験およびシミュレーション結果を示す図である。実験およびシミュレー ションのそれぞれにおいては、半導体チップの電気的試験(テスト)を想定し、ボンディ ングパッド1へのプロービング回数に対する第1層間絶縁膜22および第2層間絶縁膜2 3のクラック発生の有無を観察した。当該実験およびシミュレーションでは、ボンディン グパッド1の強度における方向依存性を確めるために、当接させるプローブ2としてはカ ンチレバープローブを用いた。なお、図6に示している表は、具体的には第2メタル12 の設計寸法の幅 W_0 を0. 28μ m、間隔 D_0 = 0. 36μ mとして形成した場合の実験お よびシミュレーション結果である。表の縦方向にプロービング時のオーバードライブ量(OD量)、表の横方向にプロービング回数を示している。オーバードライブ量とは、プロ ーブ2をボンディングパッド1の第1メタル11に接触させた後の押し下げ量のことであ

図6に示すように、実施の形態1のボンディングパッド1においては、プローブ2の進 入方向Xを第2メタル12の長手方向に垂直にして当接させた場合に、従来のボンディン グパッド構造(下地メタル層として大口径のビアを用いた構造)と同等の良好な結果が得 られた。また、同図に示すように、実施の形態1のボンディングパッド1に対し、プロー ブ2の進入方向Xを第2メタル12の長手方向に平行に当接させた場合でも、従来のボン ディングパッド構造に近い結果が得られ、強度の方向依存性は小さいことが分かった。但 し、長手方向に垂直して当接させた場合に比較すると若干強度落ちる。

この結果からも分かるように、本実施の形態のボンディングパッド1に対しては、プロ ーブ2を、その進入方向Xを第2メタル12の長手方向に垂直にして当接させることが望 ましい。そこで本実施の形態では図7の如く、半導体チップ上にボンディングパッド1を 、第2メタル12の長手方向に並べて配設する。図7において、矢印L1は第2メタル1 2の長手方向を示しており、矢印L2はボンディングパッド1の配列方向を示している。 このように第2メタル12の長手方向とボンディングパッド1の配列方向とが同じ方向に なるように、ボンディングパッド1を並べて配設するのである。

図8および図9は、本実施の形態におけるボンディングパッド1のレイアウトの一例を 示す図である。通常、半導体チップのテスト装置では、プローブ2が半導体チップの外側 から内側に向かって進入するように配設されている。その進入方向は個々のテスト装置や 、テスト対象の半導体チップに応じて異なるが、例えば図8のように半導体チップ3に対 して4方向から進入してくるケースや、図9のように半導体チップ3に対して2方向から 進入してくるケースが一般的である。図8のケースでは、図7の如く並べたボンディング パッド1の列を半導体チップ3の4つの辺それぞれに沿設させる。それにより、4方向か ら進入するそれぞれのプローブ2の進入方向が、各ボンディングパッド1の第2メタル1 2の長手方向に垂直になり、半導体チップ3におけるクラック発生を抑制することができ る。また図9のケースでは、図7の如く並べたボンディングパッド1の列を半導体チップ 3上に2列並べて配置する。それにより、2方向から進入するそれぞれのプローブ2の進 入方向を、各ボンディングパッド1の第2メタル12の長手方向に垂直にしやすくなり、 半導体チップ3におけるクラック発生を抑制することができる。

[0035]

つまり図7の如く、半導体チップ3上に、ボンディングパッド1を第2メタル12の長 手方向に並べて配設することにより、チップの外側から進入してくるプローブ2を、その 進入方向がボンディングパッド1の第2メタル12の長手方向に垂直になるようにして当 接させやすくなる。本実施の形態では、ボンディングパッド1に印加される応力の方向が 第2メタル12に垂直に近くなると、第1層間絶縁膜22および第2層間絶縁膜23にク

ラックが生じにくくなる。従って、プロービングによるクラックの発生を抑制でき、信頼 性の高い半導体装置を形成することが可能になる。

また、下地層である第2メタル12はライン状であるので、小口径の本来のビアと並行 して形成する場合にも、第2メタル12の上面でディッシングが生じ難く、その表面の高 さはほぼ均一になる。そのため、その上に第1メタル11を形成する際にも、当該第1メ タル11の上面の高さを均一にして形成することも容易になる。従って、第1メタル11 の上面の高さが均一になることにより、それに対する確実なプロービングやワイヤボンデ イングが可能になり、半導体装置の信頼性向上にさらに寄与できる。

なお、上記実施の形態ではプローブ 2 としてカンチレバータイプのものを使用したが、 ボンディングパッド1に対して進入方向を持つものであれば他の形状のプローブであって も同様の効果を得ることができる。また、進入方向を持たない垂直プローブに対しても、 従来の半導体装置と同様の強度が得られる。またプローブに限らず、例えばワイヤボンデ ィングで使用されるボンディングツールをボンディングパッド1に当接させる場合にも、 同様の効果が得られることは明らかである。また、図2および図3では、半導体装置とし て、最上層配線層、第1および第2下層配線の3層の配線層を有する構造を示したが、本 実施の形態では、必ずしも第2下層配線層14は必要ではないので、2層以上の配線層を 有する半導体装置に対して適用可能である。

また実験では、第2メタル12の間隔Dを狭くした場合に(例えば $D_0=0$. 36 μ m)特にクラックの発生が抑制され、高い強度が得られた。上述したように、ビアホールは 上部が底部よりも広くなる傾向にあるので、間隔Dを狭くすると図10に示すように、ラ イン状の第2メタル12同士が、第1層間絶縁膜22内でその上部が互いに接続して形成 されるケースもある。そのような場合も、上と同様に高い強度が得られることが確認され た。また、上面が互いに繋がった場合、ボンディングパッド1の強度の方向依存性は、さ らに小さくなる。

さらに実験では、第1および第2下層配線層配線の材料(第3メタル13および配線1 4の材料)を全てCuとした場合、他の材料を用いた場合に比べて特に良好な結果が得ら れた。また、最上層配線層の材料(第1メタル11の材料)にCuを用いても同様の結果 が得られるが、第1メタル11は上面が露出し、さらに表面にワイヤがボンディングされ るため、比較的腐食に強く且つボンディングを容易に行なえるAlの合金を用いることが 望ましい。

[0040]

図11および図12は、実施の形態2に係る半導体装置のボンディングパッドの断面図 である。なお、その上面図は図1と同様であるので省略するが、図11および図12は、 それぞれ図1のA-A線およびB-B線に沿った当該ボンディングパッドの断面に相当し ている。そして図13は、図11に示す領域Cの拡大図である。これらの図において、図 2 および図3に示したものと同様の機能を有する要素には同一符号を付してある。当該半 導体装置は、第2メタル12の下に第3メタル13が形成されないことを除いて、実施の 形態1の半導体装置と同様の構造であるので、ここでは各要素の説明は省略する。

実施の形態2の半導体装置に対しては、応力シミュレーションを行なった。当該シミュ レーションでは、第1層間絶縁膜22および第2層間絶縁膜23にかかる応力を算出し、 実施の形態1における実験およびシミュレーション結果と相対比較して、クラック発生の 有無を求めた。ボンディングパッド1に当接させるプローブ2はカンチレバープローブと し、その進入方向を第2メタル12の長手方向に垂直にした。その結果も図6に示す。同 図の如く、実施の形態2のボンディングパッド1では、実施の形態1よりもさらにクラッ クの発生を抑制できる。

[0042]

また、本実施の形態においても、半導体チップ上にボンディングパッド1を第2メタル 12の長手方向に並べて配設すれば、実施の形態1で図7~図9を用いて説明したように 、チップの外側から進入してくるプローブ2を、その進入方向をボンディングパッド1の 第2メタル12の長手方向に垂直にして当接させやすくなる。

[0043]

<実施の形態3>

上記のように、実施の形態2によれば、実施の形態1よりもクラックの発生を抑制する ことが可能である。しかし、その形成工程には次のような問題点がある。図14はその問 題点を説明するための図であり、第2メタル12を形成するためのビアホールの形成工程 を示している。同図の左側はボンディングパッド1が形成されるパッド形成領域を示して おり、右側は第1下層配線層の本来の配線113が形成される通常配線領域を示している

[0044]

実施の形態1では、第1下層配線層を用いて(配線113の形成と同一の形成工程で) パッド形成領域に第3メタル13を形成し、その後第3メタル13上に第2メタル12を 形成するので、第2メタル12を形成するためのビアホール形成工程においては第3メタ ル13がエッチングストッパとして機能させることができる。それに対し、実施の形態2 ではその第3メタル13を形成しないので、図14のように第2メタル12を形成するた めのビアホール12aにオーバーエッチが生じやすい。

[0045]

一方、通常配線領域では配線113がエッチングストッパとして機能するので、ビアホ ール112aにはオーバーエッチは生じない。つまり、パッド形成領域における第2メタ ル12のためのビアホール12aが、通常配線領域のビアホール112aよりも深く形成 されやすくなる。その結果、第2メタル12の上面にディッシングが生じたり、最悪の場 合、第2メタル12が第2下層配線層の本来の配線14にまで到達して、ボンディングパ ッド1と配線14との間の絶縁が保たれなくなってしまう。

[0046]

逆に、オーバーエッチングを避けるためにエッチング量を少な目にすると、本来のビア のためのビアホール112aが配線113に充分に達せず、接続不良が発生する危険性が あるので望ましくない。その対策としては、ビアホール12aのサイズをビアホール11 2 a に対して小さく(細く)するなどして、ビアホール12 a のエッチング量がビアホー ル112aのそれに対して小さくなるようにするといった方法がある。しかしながら、こ の方法では製造方式ごとに適切なビアホール 1 2 a のサイズを調整することが必要となる

[0047]

図15および図16は、実施の形態3に係る半導体装置のボンディングパッドの断面図 である。その上面図は図1と同様であるので省略するが、図15および図16は、それぞ れ図1のA-A線およびB-B線に沿った当該ボンディングパッドの断面に相当している 。これらの図において、図2および図3に示したものと同様の機能を有する要素には同一 符号を付してある。本実施の形態においては、実施の形態2と同様に第2メタル12の下 には第3メタル13を設けない。但し、第2メタル12の下には、ビアホール12a形成 のエッチングの際のエッチングストッパ15が設けられる。それ以外の構成は、実施の形 態2の半導体装置と同様の構造である。

[0048]

図17は、実施の形態3に係る半導体装置のボンディングパッドの拡大断面図であり、 同図の左側はパッド形成領域を示しており図15に示す領域Cに相当し、右側は第1下層 配線層の本来の配線113が形成される通常配線領域を示している。エッチングストッパ 15は、配線113の表面に設けられるバリアメタル115を用いて形成されており、図

17に示すように配線113の上面(バリアメタル115)と同じ高さに設けられる。エ ッチングストッパ15およびバリアメタル115の材料の例としては、TiやTiN、あ るいはそれらの多層構造などが挙げられる。

図18~図22は、実施の形態3に係る半導体装置の製造工程を示す図である。以下、 これらの図に基づいて、実施の形態3に係る半導体装置の製造工程を説明する。まず、従 来の半導体装置の製造方法と同様の工程で、半導体基板26上にフィールド酸化膜25、 第3層間絶縁膜24、第2層間絶縁膜23を形成した後、第1下層配線層の配線材213 を堆積する(図18)。そして、配線材213を所定の配線パターンにパターニングして 通常配線領域に本来の配線113を形成し、その上に第1層間絶縁膜22を堆積する(図 19)。

そして例えばCMP法により、配線113の上面を一旦露出させる。このとき、露出し た配線113の上面と第1層間絶縁膜22の上との高さが同じになるように平坦化する。 次いで、バリアメタル材を堆積しパターニングすることにより、配線113の上面と、こ の後の工程で第2メタル12を形成する領域とに、バリアメタル115を選択的に形成す る (図20)。

その後再び、第1層間絶縁膜22を堆積する(図21)。それによって、パッド領域の 第1層間絶縁膜22内における第2メタル12が形成される部分には、配線113上面と 同じ高さに、エッチングストッパ15が形成される。そして、フォトリソグラフィー技術 を用いた選択的なエッチングにより、第2メタル12のためのビアホール12aおよび本 来のビア112のためのビアホール112aを、第1層間絶縁膜22に形成する(図22)。このとき、ビアホール12aのエッチングはエッチングストッパ15により停止され るので、当該第2メタル12のビアホール12aにオーバーエッチは生じない。また、ビ アホール112aのエッチングは配線113上面のバリアメタル115により停止される 。このように、第2メタル12のためのビアホール12aと、本来のビア112のための ビアホール112aとを容易に同じ深さに形成することが可能である。

以上のように、本実施の形態によれば、ビアホール12aのオーバーエッチに起因する 、第2メタル12上面のディッシングの問題やボンディングパッド1と配線14との短絡 の問題などを回避できる。またその構造は、実施の形態2と同様であるので、強度の高い 半導体装置の構造を形成することができる。

なお、以上の説明では、エッチングストッパ15を個々の第2メタル12の下に局所的 に形成した例を示した。即ち上の例では、エッチングストッパ15は第2メタル12と同 様のライン状であった。しかし、エッチングストッパ15は、ボンディングパッド1の下 の領域全体に一体的に形成してもよい。

[0054]

ボンディングパッドの下方にクラックが生じ、それが配線にまで到達すると、当該配線 のメタルマイグレーション耐性が劣化してしまう。また、ボンディングパッドの下方に配 線を通すことによって、ボンディングパッドと当該配線との間の層間絶縁膜にクラックが 発生しやすくなり、強度が低下する傾向がある。従って、クラックの発生を防止するとい う視点からは、ボンディングパッドの下方に不用意に配線を通さないことが望ましい。し かし、半導体装置の高集積化のためには、ボンディングパッドの下の領域も有効利用する 必要があり、ボンディングパッドの下方に配線を通すことが余儀なくされている。そこで 本実施の形態では、ボンディングパッドの下方に、配線を通した場合でも、強度の劣化を 抑制することが可能な半導体装置構造を提案する。

[0055]

本発明者は実験および応力シミュレーションによって、ボンディングパッドの下方に配 線を通す場合に、当該配線の上面に複数個のメタルを立設させることで、ボンディングパ ッドと当該配線との間の層間絶縁膜におけるクラック発生の抑制されることを見出した。 以下にその装置構成の具体例を示す。

図23~図25は、実施の形態4に係る半導体装置のボンディングパッドの構造を示す 図であり、図23はボンディングパッドの上面図、図24および図25はそれぞれ図23 のA-A線およびB-B線に沿った当該ボンディングパッドの断面図である。これらの図 において、図2および図3に示したものと同様の機能を有する要素には同一符号を付して ある。この例では、ボンディングパッド1は第1メタル11のみから成る構造である。そ してボンディングパッド1の下方には、第1層間絶縁膜22および第2層間絶縁膜23を 介して第2下層配線層の本来の配線14が形成される。本実施の形態では、ボンディング パッド1の下方の領域における配線14の上面に、複数のライン状の第4メタル16を設

第4メタル16は、第2層間絶縁膜23上に形成される第1下層配線層と第2下層配線 層との間を接続するためのビアを用いて形成される。第4メタル16は、複数に分割され たライン形状であるので、単一の大口径のビアを形成する場合と異なり上面にディッシン グが生じにくく、形成が容易である。第4メタル16の材料は一般的なビア材料でよく、 例えばタングステン (W) や銅およびその合金などが挙げられる。

上記実験およびシミュレーション結果もまた図6に示している。当該実験およびシミュ レーションでは、実施の形態1との比較を容易に行なえるように、ボンディングパッド1 として実施の形態1の構造を適用した。以上の説明では、説明の簡単のため第2下層配線 は第1下層配線の1層下の配線層として説明しているが、実施の形態4を実施の形態1に 適用する場合、第2下層配線が第1下層配線の1層下では第3メタル13と本来の配線1 4とが第4メタル16を介して電気的に接続してしまう。よってその場合は、第2下層配 線は第1下層配線の2層以上下層の配線層である必要がある。あるいは、第3メタル13 と第4メタル16との間が絶縁されるよう適宜絶縁膜を形成するなどしてもよい。

図6に示すように、実施の形態4の半導体装置においては、実施の形態1よりもクラッ [0059]クの発生を抑制でき、良好な結果が得られた。ボンディングパッド1に印加される応力が 、複数個に分割された第4メタル16に吸収されるためと考えられる。つまり、ボンディ ングパッド1の下方の配線14の上面に複数個の第4メタル16を設けることにより、ボ ンディングパッド1の下の層間絶縁膜にクラックが発生することを抑制できる。従って、 半導体装置の高集積化を図る目的でボンディングパッド1の下方に配線14を配設する場 合にも、それによる強度の劣化を抑えることができる。

[0060]

また本実施の形態は、実施の形態1の他にも実施の形態2や実施の形態3のボンディン グパッド1に対しても適用可能である。例えば、実施の形態3に適用した例を図26に示 す。この図においては、第2メタル12のラインのピッチと、第4メタル16のラインの ピッチとを異ならしめているが、両者は同じピッチであってもよい。また同図では、第2 メタル12の長手方向と第4メタル16の長手方向とを同じ方向にしているが、互いに異 なる向きであってもよい。但し、第2メタル12の長手方向に関しては、実施の形態1で 図7~図9を用いて説明したように、第1メタル11に当接するプローブの進入方向に垂 直になるように配設することが望ましい。

[0061]

なお、以上の説明では、第4メタル16の形状をライン状としたが、それに限定される ものではない。例えば第4メタル16として、本来のビアと同様の形状の小口径のメタル を複数個配設するようにしても同様の効果が得られる。

[0062]

実施の形態4の実験および応力シミュレーションによって、ボンディングパッドの下方 に配線を通す場合でも、当該配線上面に複数個のメタルを設けることで、クラックの発生 が抑制されることが分かった。実施の形態5ではその結果に着目し、今度はボンディング パッドの下方に通す配線自体を複数個に分割することで、半導体装置の更なる強度向上を 図る。

図27および図28は、実施の形態5に係る半導体装置のボンディングパッドの構造を 示す図であり、図27はボンディングパッドの上面図、図28は図27のA-A線に沿っ た断面図である。図27のB-B線に沿った断面図は、図3と同様であるので省略する。 図27および図28において、図2および図3と同様の機能を有する要素には同一符号を 付してある。図27から分かるように、ボンディングパッド1としては実施の形態1のも のを適用している。実施の形態 1 で示した構造と異なるのは、ボンディングパッド 1 の下 を通る配線14が、ライン状に分割されている点である。

本発明者による実験およびシミュレーションの結果、図27および図28の半導体装置 においては、ボンディングパッド1で発生した応力が、ライン状の配線14に吸収され、 実施の形態4と同様にクラックの発生が抑制された。つまり、ボンディングパッド1の下 方の配線14を複数のライン状に分割することにより、当該配線14を配設することによ る強度の劣化を抑制できることが分かった。従って、半導体装置の強度劣化を抑制しつつ 、高集積化を図ることができる。

ここで、上述したように、クラックの発生を防止するという視点からはボンディングパ ッド1の下方に配線14をできるだけ通さないことが望ましい。よって、ボンディングパ ッド1の下方における配線14のライン幅は狭い方が強度は高くなる。具体的には、ボン ディングパッド1下方に占める配線14の割合が60%以下であるように、配線14のラ イン幅および間隔を決定すると効果的である。

また本実施の形態は、実施の形態1の他にも実施の形態2~4の半導体装置に対しても 適用可能である。例えば、実施の形態4に適用した例を図29に示す。この場合、各第4 メタル16の下に、分割された配線14のそれぞれが位置するようにするとよい。それに より、各第4メタル16を形成するビアホール形成の際に、配線14をエッチングストッ パとして利用できるので、第4メタル16の加工精度が向上する。

本発明において、ボンディングパッド1の下を通る配線14の用途は特に問わないが、 例えば各ボンディングパッド 1 が接続する回路の電源 (V c c) あるいはグランド (GN D) 配線として使用すれば、半導体チップ面積の増大を最大限に抑制することができる。 例えば、実施の形態1で図8に示したように、ボンディングパッド1を半導体チップ3の 4つの辺それぞれに沿設させる場合は、電源あるいはグランド配線としての配線 14を、 図30のようにフレーム状にして、各ボンディングパッド1の下方を通すとよい。また、 図9に示したように、ボンディングパッド1を半導体チップ3上に2列並べて配置する場 合は、図31のように電源あるいはグランド配線としての配線14を、ボンディングパッ ド1の列に対応するライン状にして、当該ボンディングパッド1の下方を通すとよい。

図30および図31の例では、結果的に配線14のラインの向きはボンディングパッド 1の配列方向に一致しているが、本発明においては配線14のラインの向きはいずれの方 向でもよい。また、配線14は電源あるいはグランド配線に限らず、他の信号線として用 いてもよい。

【図面の簡単な説明】


[0069]

- 【図1】実施の形態1に係る半導体装置のボンディングパッドの上面図である。
- 【図2】実施の形態1に係る半導体装置のボンディングパッドの断面図である。
- 【図3】実施の形態1に係る半導体装置のボンディングパッドの断面図である。
- 【図4】実施の形態1に係る半導体装置のボンディングパッドの拡大断面図である。
- 【図5】ボンディングパッドに当接するプローブの一例を示す図である。
- 【図6】本発明の効果を示す実験結果を示す図である。
- 【図7】実施の形態1に係る半導体装置におけるボンディングパッドの配設方法を説 明するための図である。
- 【図8】実施の形態1に係る半導体装置におけるボンディングパッドのレイアウトの 一例を示す図である。
- 【図9】実施の形態1に係る半導体装置におけるボンディングパッドのレイアウトの 一例を示す図である。
- 【図10】実施の形態1に係る半導体装置のボンディングパッドの拡大断面図である
- 【図11】実施の形態2に係る半導体装置のボンディングパッドの断面図である。
- 【図12】実施の形態2に係る半導体装置のボンディングパッドの断面図である。
- 【図13】実施の形態2に係る半導体装置のボンディングパッドの拡大断面図である
- 【図14】実施の形態2における問題点を説明するための図である。
- 【図15】実施の形態3に係る半導体装置のボンディングパッドの断面図である。
- 【図16】実施の形態3に係る半導体装置のボンディングパッドの断面図である。
- 【図17】実施の形態3に係る半導体装置のボンディングパッドの拡大断面図である
- 【図18】実施の形態3に係る半導体装置の製造工程を示す図である。
- 【図19】実施の形態3に係る半導体装置の製造工程を示す図である。
- 【図20】実施の形態3に係る半導体装置の製造工程を示す図である。
- 【図21】実施の形態3に係る半導体装置の製造工程を示す図である。
- 【図22】実施の形態3に係る半導体装置の製造工程を示す図である。
- 【図23】実施の形態4に係る半導体装置のボンディングパッドの上面図である。
- 【図24】実施の形態4に係る半導体装置のボンディングパッドの断面図である。
- 【図25】実施の形態4に係る半導体装置のボンディングパッドの断面図である。
- 【図26】実施の形態4に係る半導体装置のボンディングパッドの断面図である。
- 【図27】実施の形態5に係る半導体装置のボンディングパッドの上面図である。
- 【図28】実施の形態5に係る半導体装置のボンディングパッドの断面図である。
- 【図29】実施の形態5に係る半導体装置のボンディングパッドの断面図である。
- 【図30】実施の形態5に係る半導体装置におけるボンディングパッドおよびその下 層の配線のレイアウトの一例を示す図である。
- 【図31】実施の形態5に係る半導体装置におけるボンディングパッドおよびその下 層の配線のレイアウトの一例を示す図である。

【符号の説明】

1 ボンディングパッド、2 プローブ、3 半導体チップ、11 第1メタル、12 第2メタル、13 第3メタル、14 第2下層配線層の本来の配線、15 エッチン グストッパ、16 第4メタル、21 パッシベーション膜、22 第1層間絶縁膜、2 3 第2層間絶縁膜、24 第3層間絶縁膜、25 フィールド酸化膜、26 半導体基 板、113 第1下層配線層の本来の配線、115 バリアメタル、213 配線材。

【書類名】図面 【図1】




1:ボンディングパッド

2:プローブ 11:第1メタル

12:第2メタル 13:第3メタル 14:第2下層配線


【図2】




21:パッシベーション膜 24:第3層間絶縁膜 25:フィールド酸化膜 26:半導体基板 22:第1層間絕緣膜

23:第2層間絕緣膜


【図3】




【図4】



【図5】







【図6】

プローブ回数							
			OD量 (μm)	10	50	70	10回
-	1	従来構造 (大□径ビア)	50 80 100	000	000	00×	O × ×
-	2	実施の形態 1 (第 2 メタルに垂直に当接)	50 80 100	000	000	00 ×	O × ×
-	3	実施の形態 1 (第2メタルに平行に当接)	50 80 100	000	00 ×	0 × ×	× × ×
	4	実施の形態 2 (応力シミュレーション)	50 80 100	000	000	000	0 × ×
	5	実施の形態 4 (実施の形態 1 との組合せ構造)	50 80 100	000	000	000	000
		(文)(607/07/07					フラック無し

○:クラック無し ×:クラック発生


【図7】






3:半導体チップ


【図9】




【図10】




【図11】




【図12】




【図13】



【図14】




【図15】




15:エッチングストッパ

【図16】




【図17】




113:第1下層配線 115:バリアメタル


【図18】




【図19】




【図20】




【図21】



【図22】




【図23】




16:第4メタル







【図25】




【図26】




【図27】




【図28】




【図29】



【図30】



【図31】



ページ: 1/E

【書類名】要約書

【要約】

【課題】ボンディングパッドで発生する応力に対する強度を向上させる。

【解決手段】半導体チップ上に、ボンディングパッド1が複数個設けられる。それぞれのボンディングパッド1においては、最上層の配線層を用いて形成された第1メタル11の下に、ライン状の第2メタル12が複数個設けられる。ボンディングパッド1は、第2メタル12の長手方向に並べて配設される。つまり、第2メタル12の長手方向L1と、ボンディングパッド1の配列方向L2とが同じ方向になるように、ボンディングパッド1を並べて配設する。

【選択図】図7

特願2004-051486

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由] 住 所

氏 名

2003年 4月 1日

理由] 新規登録

東京都千代田区丸の内二丁目4番1号

株式会社ルネサステクノロジ